虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

9<b>3</b>

  • 文法如下: (1)S->aAcBe (2)A->b (3)A->Ab (4)B->d 關於lr0的語法分析

    文法如下: (1)S->aAcBe (2)A->b (3)A->Ab (4)B->d 關於lr0的語法分析

    标签: gt aAcBe lr0 Ab

    上传时间: 2015-11-22

    上传用户:thinode

  • 一、 一元三次回归方程 CubicMultinomialRegress.cs 方程模型为Y=a*X(3)+b*X(2)+c*X(1)+d public override double[] buil

    一、 一元三次回归方程 CubicMultinomialRegress.cs 方程模型为Y=a*X(3)+b*X(2)+c*X(1)+d public override double[] buildFormula() 得到系数数组,存放顺序与模型系数相反,即该数组中系数的值依次是d,c,b,a。 以后所述所有模型的系数存放均与此相同(多元线性回归方程除外)。 public override double forecast(double x) 预测函数,根据模型得到预测结果 public override double computeR2() 计算相关系数(决定系数),系数越接近1,数据越满足该模型。

    标签: CubicMultinomialRegress override public double

    上传时间: 2015-11-25

    上传用户:13215175592

  • ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OB

    ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}

    标签: IzWwR IRTWw JGR 8vQ

    上传时间: 2015-02-22

    上传用户:ommshaggar

  • 樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不

    樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣

    标签: MIN 元素 tree

    上传时间: 2017-05-14

    上传用户:日光微澜

  • 印刷电路板设计原则

    减小电磁干扰的印刷电路板设计原则 内 容 摘要……1 1 背景…1 1.1 射频源.1 1.2 表面贴装芯片和通孔元器件.1 1.3 静态引脚活动引脚和输入.1 1.4 基本回路……..2 1.4.1 回路和偶极子的对称性3 1.5 差模和共模…..3 2 电路板布局…4 2.1 电源和地…….4 2.1.1 感抗……4 2.1.2 两层板和四层板4 2.1.3 单层板和二层板设计中的微处理器地.4 2.1.4 信号返回地……5 2.1.5 模拟数字和高压…….5 2.1.6 模拟电源引脚和模拟参考电压.5 2.1.7 四层板中电源平面因该怎么做和不应该怎么做…….5 2.2 两层板中的电源分配.6 2.2.1 单点和多点分配.6 2.2.2 星型分配6 2.2.3 格栅化地.7 2.2.4 旁路和铁氧体磁珠……9 2.2.5 使噪声靠近磁珠……..10 2.3 电路板分区…11 2.4 信号线……...12 2.4.1 容性和感性串扰……...12 2.4.2 天线因素和长度规则...12 2.4.3 串联终端传输线…..13 2.4.4 输入阻抗匹配...13 2.5 电缆和接插件……...13 2.5.1 差模和共模噪声……...14 2.5.2 串扰模型……..14 2.5.3 返回线路数目..14 2.5.4 对板外信号I/O的建议14 2.5.5 隔离噪声和静电放电ESD .14 2.6 其他布局问题……...14 2.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 电缆和屏蔽旁路………………..16 4 总结…………………………………………17 5 参考文献………………………17  

    标签: 印刷电路板 设计原则

    上传时间: 2013-10-24

    上传用户:18165383642

  • 印刷电路板设计原则

    减小电磁干扰的印刷电路板设计原则 内 容 摘要……1 1 背景…1 1.1 射频源.1 1.2 表面贴装芯片和通孔元器件.1 1.3 静态引脚活动引脚和输入.1 1.4 基本回路……..2 1.4.1 回路和偶极子的对称性3 1.5 差模和共模…..3 2 电路板布局…4 2.1 电源和地…….4 2.1.1 感抗……4 2.1.2 两层板和四层板4 2.1.3 单层板和二层板设计中的微处理器地.4 2.1.4 信号返回地……5 2.1.5 模拟数字和高压…….5 2.1.6 模拟电源引脚和模拟参考电压.5 2.1.7 四层板中电源平面因该怎么做和不应该怎么做…….5 2.2 两层板中的电源分配.6 2.2.1 单点和多点分配.6 2.2.2 星型分配6 2.2.3 格栅化地.7 2.2.4 旁路和铁氧体磁珠……9 2.2.5 使噪声靠近磁珠……..10 2.3 电路板分区…11 2.4 信号线……...12 2.4.1 容性和感性串扰……...12 2.4.2 天线因素和长度规则...12 2.4.3 串联终端传输线…..13 2.4.4 输入阻抗匹配...13 2.5 电缆和接插件……...13 2.5.1 差模和共模噪声……...14 2.5.2 串扰模型……..14 2.5.3 返回线路数目..14 2.5.4 对板外信号I/O的建议14 2.5.5 隔离噪声和静电放电ESD .14 2.6 其他布局问题……...14 2.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 电缆和屏蔽旁路………………..16 4 总结…………………………………………17 5 参考文献………………………17  

    标签: 印刷电路板 设计原则

    上传时间: 2013-10-22

    上传用户:a6697238

  • 在9(3*3)个方格的方阵中填入数字1到N(N>=10)内的某9个数字 每个方格填一个整数

    在9(3*3)个方格的方阵中填入数字1到N(N>=10)内的某9个数字 每个方格填一个整数,要求相邻两个方格的两个整数之和为质数。 试求所有的解

    标签: 数字 gt 10 整数

    上传时间: 2013-12-19

    上传用户:zsjinju

  • b to b 模式 电子商务系统

    b to b 模式 电子商务系统 ,c# 开发 , B/S结构

    标签: to 模式 电子商务系统

    上传时间: 2014-01-20

    上传用户:hanli8870

  • 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器   9.1.1 由系统功能描述时序关系   9.1.2 流程图的设计   9.1.3 系统功能描述   

    基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器   9.1.1 由系统功能描述时序关系   9.1.2 流程图的设计   9.1.3 系统功能描述   9.1.4 逻辑框图   9.1.5 延时模块的详细描述及仿真   9.1.6 功能模块Verilog-HDL描述的模块化方法   9.1.7 输入检测模块的详细描述及仿真   9.1.8 计数模块的详细描述   9.1.9 可编程单脉冲发生器的系统仿真   9.1.10 可编程单脉冲发生器的硬件实现   9.1.11 关于电路设计中常用的几个有关名词

    标签: Verilog-HDL 9.1 功能描述

    上传时间: 2015-09-16

    上传用户:chfanjiang

  • 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示   9.4.1 脉冲频率的测量原理   9.4.2 频率计的工作原理   9.4.3 频率测量模块的设计与实现

    基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示   9.4.1 脉冲频率的测量原理   9.4.2 频率计的工作原理   9.4.3 频率测量模块的设计与实现   9.4.4 while循环语句的使用方法   9.4.5 门控信号发生模块的设计与实现   9.4.6 频率计的Verilog-HDL描述   9.4.7 频率计的硬件实现

    标签: Verilog-HDL 9.4 脉冲 频率

    上传时间: 2013-12-01

    上传用户:frank1234